Please use this identifier to cite or link to this item: https://hdl.handle.net/20.500.12104/80759
Title: Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales
Author: Torres Cerna, Carlos Agustín
Advisor/Thesis Advisor: Raygoza Panduro, Juan José
Ortega Cisneros, Susana
Editors: CUCEI
Universidad de Guadalajara
Career: MAESTRÍA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN
Issue Date: 2016
Publisher: Biblioteca Digital wdg.biblio
Universidad de Guadalajara
Abstract: Resumen En este documento se presenta el desarrollo de una cama de pruebas para circui- tos digitales, implementada en una plataforma reconfigurable FPGA con capacidad de reconfiguración dinámica. Este trabajo consta de tres elementos principales: una interfaz gráfica, un circuito digital, y una tarjeta de interfaz física. La interfaz gráfica está diseñada para proporcionar una facil configuración de la cama de pruebas. El cir- cuito digital se encarga de generar los datos de prueba, recibir y analizar la respuesta del DUT, y generar el resultado de la prueba. La tarjeta de interfaz física actúa como puente entre el DUT y el circuito de la cama de pruebas. Se verificó su funcionamiento utilizando herramientas de simulación, y por último se validó realizando pruebas en tiempo real a un circuito digital.
URI: http://wdg.biblio.udg.mx
https://hdl.handle.net/20.500.12104/80759
Appears in Collections:CUCEI

Files in This Item:
There are no files associated with this item.


Items in RIUdeG are protected by copyright, with all rights reserved, unless otherwise indicated.