Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12104/80759| Título: | Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales |
| Autor: | Torres Cerna, Carlos Agustín |
| Asesor: | Raygoza Panduro, Juan José Ortega Cisneros, Susana |
| Editor: | CUCEI Universidad de Guadalajara |
| Carrera: | MAESTRÍA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN |
| Fecha de titulación: | 2016 |
| Editorial: | Biblioteca Digital wdg.biblio Universidad de Guadalajara |
| Resumen: | Resumen En este documento se presenta el desarrollo de una cama de pruebas para circui- tos digitales, implementada en una plataforma reconfigurable FPGA con capacidad de reconfiguración dinámica. Este trabajo consta de tres elementos principales: una interfaz gráfica, un circuito digital, y una tarjeta de interfaz física. La interfaz gráfica está diseñada para proporcionar una facil configuración de la cama de pruebas. El cir- cuito digital se encarga de generar los datos de prueba, recibir y analizar la respuesta del DUT, y generar el resultado de la prueba. La tarjeta de interfaz física actúa como puente entre el DUT y el circuito de la cama de pruebas. Se verificó su funcionamiento utilizando herramientas de simulación, y por último se validó realizando pruebas en tiempo real a un circuito digital. |
| URI: | http://wdg.biblio.udg.mx https://hdl.handle.net/20.500.12104/80759 |
| Aparece en las colecciones: | CUCEI |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.
Los ítems de RIUdeG están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.