Arquitectura genérica y modular de una Red en Chip -Noc- para sistemas FPGA

Abstract

Introducción

1.1. Antecedentes y estado del arte

La característica principal de la tecnología de los FPGA 1 es la posibilidad de ser reconfi- guradas eléctricamente, contrario a otros circuitos integrados, como los ASICs ( Application

Specific Integrated Circuits )2 , donde el hardware tiende a tener funciones rígidas y deter- ministas. Esta flexibilidad permite a los FPG As ser configuradas para aplicaciones compu- tacionales como son procesamiento de señales, procesamiento de imágenes y criptología,

típicamente diseños con mejor desempeño en comparación con CPUs (Central Processing Unit) 3 tradicionales. La tecnología ha tenido una evolución tal, que en un futuro los FPGAs podrían llegar a tener millones de LUTs (Look Up Tables) 4 dando la posibilidad de diseñar arquitecturas con muchos procesadores trabajando en paralelo, generando más lógica de

circuitos, y a medida que la complejidad incrementa, la lógica de circuitos entre los procesa- dores hace que los diseños RTL (Register Transfer Level) 5 tradicionales sean ineficientes[!].

Por otro lado, para lograr aprovechar la evolución de los FPGAs es necesario dar énfasis al diseño y manejo de los recursos en un nivel de abstracción mayor, ejemplo de ello sería considerar el diseño a nivel de función, es decir, si se desea implementar procesadores en paralelo, sería pensar en su programabilidad para operar con otros en paralelo, en vez de solo poder programar conexiones entre ellos. Sin embargo, un nivel de abstracción mayor presenta limitaciones en el uso de buses tradicionales y esquemas de interconexión punto a punto, en términos de la escalabilidad y complejidad del chip[2]. Además, es posible utilizar NoC (Networks on Chip) 6 como recurso ya que permite una comunicación robusta, flexible, y escalable[3, 4].