Please use this identifier to cite or link to this item:
https://hdl.handle.net/20.500.12104/79976
Title: | Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales |
Author: | Torres Cerna, Carlos Agustín |
Advisor/Thesis Advisor: | Raygoza Panduro, Juan José Ortega Cisneros, Susana |
Keywords: | Circuitos;Reconfigurables;Fpga |
Issue Date: | 18-Nov-2016 |
Publisher: | Biblioteca Digital wdg.biblio Universidad de Guadalajara |
Abstract: | En este documento se presenta el desarrollo de una cama de pruebas para circuitos digitales, implementada en una plataforma reconfigurable FPGA con capacidad de reconfiguración dinámica. Este trabajo consta de tres elementos principales: una interfaz gráfica, un circuito digital, y una tarjeta de interfaz física. La interfaz gráfica está diseñada para proporcionar una facil configuración de la cama de pruebas. El circuito digital se encarga de generar los datos de prueba, recibir y analizar la respuesta del DUT, y generar el resultado de la prueba. La tarjeta de interfaz física actúa como puente entre el DUT y el circuito de la cama de pruebas. Se verificó su funcionamiento utilizando herramientas de simulación, y por último se validó realizando pruebas en tiempo real a un circuito digital. |
URI: | https://hdl.handle.net/20.500.12104/79976 https://wdg.biblio.udg.mx |
metadata.dc.degree.name: | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION |
Appears in Collections: | CUCEI |
Files in This Item:
File | Size | Format | |
---|---|---|---|
MCUCEI10027.pdf Restricted Access | 2.18 MB | Adobe PDF | View/Open Request a copy |
Items in RIUdeG are protected by copyright, with all rights reserved, unless otherwise indicated.