Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12104/80626Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.advisor | Becerra Alvarez, Edwin Christian | |
| dc.contributor.advisor | Raygoza Panduro, Juan José | |
| dc.contributor.author | Plascencia Jauregui, Francisco Javier | |
| dc.contributor.editor | CUCEI | |
| dc.contributor.editor | Universidad de Guadalajara | |
| dc.contributor.other | MAESTRÍA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | |
| dc.date.accessioned | 2020-04-05T22:59:58Z | - |
| dc.date.available | 2020-04-05T22:59:58Z | - |
| dc.date.issued | 2017 | |
| dc.identifier.uri | http://wdg.biblio.udg.mx | |
| dc.identifier.uri | https://hdl.handle.net/20.500.12104/80626 | - |
| dc.description.abstract | Resumen Las redes inalámbricas forman parte de nuestro diario vivir, permitiendo el envío y recepción de datos en un mundo cada vez más interconectado [l]. Dentro de las comunicaciones electrónicas, los sistemas que se encargan de realizar estas tareas son los transceptores [2]. Para ello, estas actividades se realizan de forma analógica en la etapa de ra- diofrecuencia, mientras que en la de procesamiento digital se realizan a nivel de bits [3]. Por otro lado, estas comunicaciones se llevan a cabo apegándose a los estándares y protocolos internacionales vigentes [4, 5]. Debido a lo anterior, en esta tesis se propone una arquitectura para la etapa digital de un transceptor de conversión directa, de acuerdo a los linea- mientos indicados por el estándar IEEE 802.15.4 y el protocolo Zigbee, que buscan reducir el consumo de energía de los dispositivos desarrollados bajo sus lineamientos. | |
| dc.description.tableofcontents | Índice de Contenidos 1 Introducción 1 1.1 Antecedentes . . . . . . . . . 3 1.2 Planteamiento del Problema 5 1.3 Justificación. . . . . . . 6 1.4 Objetivos . . . . . . . . . . . . 6 1.4.1 Objetivo General . . . 6 1.4.2 Objetivos Particulares 6 1.5 Hipótesis . . . . . . . . . . 7 l. 6 Metodología . . . . . . . . . . 7 1. 7 Organización de la Tesis . . . 7 2 Conceptos sobre Comunicaciones Electrónicas 9 2.1 Comunicaciones Electrónicas . 9 2.2 Detección de Errores . . . 10 2.3 Modulación Digital . . . . . 13 2.3.1 Modulación QPSK . 14 2.3.2 Modulación OQPSK 16 2.4 Tasa de Transferencia en el Estándar IEEE 802.15.4 . 17 2.5 Tecnología CMOS de 130 nm . . . . . . 20 2.6 Ventajas y Desventajas de las Señales Digitales . 21 2.7 Resumen. . . . . . . . . . . . . . . . . . 22 3 Descripción de la Arquitectura Propuesta de la Etapa Digital 23 3.1 Introducción . . . . . . . . . . 23 3.2 Etapa de Recepción . . . . . . 23 3.2.1 Demodulador OQPSK . 23 3.2.2 Sincronizador de Chips 30 3.2.3 Receptor . . . . 35 3.3 Etapa de Transmisión 37 3.3.1 Bit a Símbolo . 37 3.3.2 Símbolo a Chip 41 3.3.3 Modulador OQPSK 45 3.3.4 Generador de Pulsos 48 VII Índice de Contenidos 3.3.5 Transmisor ..... . 3.4 Sub-capa MAC ....... . 3.4.1 Generador de Relojes. 3.4.2 CRC. 3.5 Resumen ........... . 4 Resultados de Simulación Eléctrica 4.1 Etapa de Recepción . . . . . . 4.1.1 Demodulador OQPSK . 4.1.2 Sincronizador de Chips 4.1.3 Receptor . . . . 4.2 Etapa de transmisión 4.2.1 Bit a Símbolo . 4.2.2 Símbolo a Chip 4.2.3 Modulador OQPSK 4.2.4 Generador de Pulsos 4.2.5 Transmisor ..... 4.2.6 Pruebas de Transmisión-Recepción 4.3 Sub-Capa MAC ....... . 4.3.1 Generador de Relojes . . . . . 4.3.2 CRC .............. . 4.4 Comparativa con el Estado del Arte 4.5 Resumen ............... . 5 Conclusiones y trabajo a futuro 5.1 Conclusiones . . 5.2 Trabajo a futuro . . . . . . Referencias Apéndices A Estándar IEEE 802.15.4 y Protocolo Zigbee A. l Estándar IEEE 802.15.4 A.1.1 Capa PHY .... A.1.2 Sub-capa MAC .. A.1.3 Trama de Datos .. A.1.4 A.1.5 Trama de Reconocimiento . Trama de Comandos MAC . A. l. 6 Trama de Guía A.2 Protocolo ZigBee ......... . B Tecnología CMOS de 130 nanómetros B. l Metodología de celdas estándar . VIII 55 57 57 62 65 67 67 67 69 71 74 74 75 77 79 80 83 87 87 89 91 93 95 95 96 99 103 105 . 105 . 106 . 108 . 109 . 110 . 110 . 111 . 111 113 . 113 Índice de Contenidos IX e Herramientas Alliance 119 C.l Introducción . . 119 C.2 Herramientas . 120 C.3 Makefile . 127 D Código HDL 135 D.l Etapa de Recepción ...... . 135 D.1.1 Demodulador OQPSK . 135 D.1.2 Sincronizador de Chips . 137 D.1.3 Receptor .... . 143 D.2 Etapa de Transmisión . 145 D.2.1 Bit a Símbolo . 145 D.2.2 Símbolo a Chip . 146 D.2.3 Modulador OQPSK . 153 D.2.4 Generador de Pulsos . 155 D.2.5 Transmisor .. . 163 D.3 Generador de Relojes . 166 D.4 CRC .. . . . . . . . . . 167 E Publicaciones 169 | |
| dc.format | application/PDF | |
| dc.language.iso | es | |
| dc.publisher | Biblioteca Digital wdg.biblio | |
| dc.publisher | Universidad de Guadalajara | |
| dc.rights.uri | https://wdg.biblio.udg.mx/politicasdepublicacion.php | |
| dc.title | Metodología de Diseño de la Etapa Digital de un Transceptor de Conversión Directa | |
| dc.type | Tesis | |
| dc.type | Maestría | |
| dc.rights.holder | Universidad de Guadalajara | |
| dc.rights.holder | Plascencia Jauregui, Francisco Javier | |
| dc.coverage | Guadalajara, Jalisco | |
| Aparece en las colecciones: | CUCEI | |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.
Los ítems de RIUdeG están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.