Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12104/80592
Título: | METODOLOGÍA DE DISEÑO DE UN SISTEMA DIGITAL RECONFIGURABLE PARA EL PROCESAMIENTO DE SEÑALES |
Autor: | Sáenz Saldaña, Josué |
Asesor: | Becerra Alvarez, Edwin Christian Raygoza Panduro, Juan José |
Fecha de titulación: | 2017 |
Editorial: | Biblioteca Digital wdg.biblio Universidad de Guadalajara |
Resumen: | Resumen Los FPGA son dispositivos reconfigurables que son muy eficientes y económicos en lo que respecta a aplicaciones de bajo volumen de producción, ya que es fácil y rápido diseñar circuitos digitales en ellos y programarlos en comparación con otras tecnologías. Sin embargo, su flexibilidad los hace más grandes en términos de área, tienen menor velocidad a la hora de ejecutar una aplicación y consumen una mayor cantidad de potencia que sus contrapartes en ASICs. Es por esto que en esta tesis se propone una arquitectura FPGA heterogénea de malla, con bloques de aplicación específica enfocados en el procesamiento digital de señales, con lo cual se tiene la flexibilidad del FPGA y se reduce el consumo de área. |
URI: | https://hdl.handle.net/20.500.12104/80592 http://wdg.biblio.udg.mx |
Programa educativo: | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN |
Aparece en las colecciones: | CUCEI |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.
Los ítems de RIUdeG están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.