MÓDULO DE RED EN CHIP NOC EN DISPOSITIVOS RECONFIGURABLES

Cobian Sandoval, Cecilia De Los Angeles

Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/20.500.12104/80033

Registro completo de metadatos

Campo DC	Valor	Lengua/Idioma
dc.contributor.advisor	Pérez Cisneros, Marco Antonio
dc.contributor.advisor	Castellanos Alvarado, Estela Adriana
dc.contributor.author	Cobian Sandoval, Cecilia De Los Angeles
dc.date.accessioned	2019-12-24T02:33:33Z	-
dc.date.available	2019-12-24T02:33:33Z	-
dc.date.issued	2018-10-31
dc.identifier.uri	https://hdl.handle.net/20.500.12104/80033	-
dc.identifier.uri	https://wdg.biblio.udg.mx
dc.description.abstract	La tecnología de Redes en Chip, proporcionan comunicación y transferencia de paquetes en sistemas embebidos en dispositivos reconfigurables, para programación de aplicaciones con propósito específico, en diversas industrias. El presente trabajo define los conceptos que atienden a estas tecnologías, se diseña e implementa una red en chip con topología Torus 1D y se realiza un simulador en un lenguaje orientado a objetos como es el C++. Se tiene como objetivo realizar este prototipo como una red flexible, que pueda ser modular y tenga también la característica de escalabilidad.
dc.description.tableofcontents	AGRADECIMIENTOS ...................................................................................................... VI INDICE GENERAL ......................................................................................................... VIII LISTA DE FIGURAS ........................................................................................................ XI LISTA DE TABLAS ........................................................................................................ XIII RESUMEN ..................................................................................................................... XIV ABSTRACT ..................................................................................................................... XV CAPÍTULO 1. INTRODUCCIÓN ..................................................................................... 1 1.1 Introducción ........................................................................................................... 1 1.2 Planteamiento del problema.................................................................................. 2 1.3 Justificación ........................................................................................................... 2 1.4 Objetivos ................................................................................................................ 3 1.4.1 Objetivos generales ................................................................................................. 3 1.4.2 Objetivos específicos ............................................................................................... 4 1.5 Hipótesis ................................................................................................................ 4 CAPÍTULO 2. MARCO TEÓRICO .................................................................................. 6 2.1 Antecedentes y Estado del Arte ............................................................................ 6 CAPÍTULO 3. RED DE COMUNICACIÓN INTEGRADA ............................................. 11 3.1 Uso de las Redes ................................................................................................ 11 3.2 Modelos de Referencia ....................................................................................... 12 3.2.1 La Capa Física ......................................................................................................... 12 3.2.2 La Capa de Enlace de Datos ................................................................................... 14 3.2.3 La Capa de Red ...................................................................................................... 15 3.2.4 La Capa de Transporte ........................................................................................... 15 3.2.5 La Capa de Sesión .................................................................................................. 15 3.2.6 La Capa de Presentación ........................................................................................ 15 3.2.7 La Capa de Aplicación ............................................................................................ 15 IX 3.3 Seguridad en la Red ............................................................................................ 16 CAPÍTULO 4. TECNOLOGÍAS UTILIZADAS ............................................................... 18 4.1 Network On Chip (NoC) ...................................................................................... 18 4.1.1 Arquitectura y Diseño del Espacio en una NoC ...................................................... 21 4.1.2 Topologías ............................................................................................................. 22 4.1.3 Switch de Conmutación ......................................................................................... 26 4.1.3.1 Sistema de Multiplexión ....................................................................................... 26 4.1.3.2 Árbitro de Buses ................................................................................................... 27 4.1.3.3 Memoria FIFO....................................................................................................... 27 4.1.4 Protocolos de Comunicación ................................................................................. 27 4.2 Sistemas Embebidos en FPGA ........................................................................... 29 4.2.1 Lógica Programable y Lenguajes de Descripción de Hardware .............................. 29 4.3 Metodología para la programación en Lenguaje C++ del Simulador de la NoC 30 4.3.1 Programación Estructurada ................................................................................... 30 4.3.1.1 Concepto de Algoritmo ........................................................................................ 30 4.3.1.2 Teorema de la Programación Estructurada .......................................................... 31 4.3.1.3 Codificación del Algoritmo ................................................................................... 31 4.3.2 Programación Orientada a Objetos ....................................................................... 32 4.3.2.1 ¿Qué son los Objetos? .......................................................................................... 32 4.3.2.2 Modularidad y Abstracción .................................................................................. 33 4.3.3 ¿Por qué utilizamos C++? ....................................................................................... 34 4.3.4 Ingeniería de Software ........................................................................................... 35 4.3.4.1 Proceso Racional Unificado .................................................................................. 36 CAPÍTULO 5. DISEÑO E IMPLEMENTACIÓN ............................................................ 39 5.1 Diseño del Switch para la conmutación .............................................................. 39 5.1.1 Red de Multiplexores ............................................................................................. 40 5.1.2 Switch .................................................................................................................... 41 5.2 Árbitro de Buses .................................................................................................. 42 5.2.1 Arquitectura Propuesta ......................................................................................... 42 X 5.1 Memoria FIFO ...................................................................................................... 43 5.2 Diseño del Protocolo ........................................................................................... 47 5.3 Redes de Transmisión......................................................................................... 47 5.3.1 Topología Torus 1D ................................................................................................ 48 5.4 Diseño del Simulador en Lenguaje C++ ............................................................. 48 CAPÍTULO 6. RESULTADOS ....................................................................................... 51 6.1 Red de Multiplexores ........................................................................................... 51 6.2 Sistema de Multiplexión ...................................................................................... 53 6.3 Switch .................................................................................................................. 60 6.4 Árbitro de Buses .................................................................................................. 62 6.5 Memoria FIFO ...................................................................................................... 65 6.6 Simulador en Lenguaje C++................................................................................ 68 CAPÍTULO 7. CONCLUSIONES .................................................................................. 74 REFERENCIAS BIBLIOGRÁFICAS ................................................................................ 76
dc.format	application/PDF
dc.language.iso	spa
dc.publisher	Biblioteca Digital wdg.biblio
dc.publisher	Universidad de Guadalajara
dc.rights.uri	https://www.riudg.udg.mx/info/politicas.jsp
dc.subject	Embebidos
dc.subject	Torus
dc.subject	Red
dc.subject	Chip Noc
dc.title	MÓDULO DE RED EN CHIP NOC EN DISPOSITIVOS RECONFIGURABLES
dc.type	Tesis de Maestria
dc.rights.holder	Universidad de Guadalajara
dc.rights.holder	Cobian Sandoval, Cecilia De Los Angeles
dc.coverage	GUADALAJARA, JALISCO
dc.type.conacyt	masterThesis	-
dc.degree.name	MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION	-
dc.degree.department	CUCEI	-
dc.degree.grantor	Universidad de Guadalajara	-
dc.degree.creator	MAESTRA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION	-
Aparece en las colecciones:	CUCEI

Ficheros en este ítem:

Fichero	Tamaño	Formato
MCUCEI10007.pdf Acceso Restringido	1.03 MB	Adobe PDF	Visualizar/Abrir Request a copy

Mostrar el registro sencillo del ítem