Arquitectura genérica y modular de una Red en Chip -NoCpara sistemas FPGA

Abstract

En los SoCs (Systems On Chip) actuales es común encontrar distintos elementos de procesamiento, como pueden ser procesadores de propósito general, procesadores para gráficos, memorias, unidades de comunicación externa, etc. Las arquitecturas de los SoCs basadas en interconexión de circuitos, para interconectar los elementos, tiene limitantes en cuanto a su escalabilidad en relación al consumo de espacio en el chip, sin embargo, las NoCs son una alternativa para evitar ese problema, dado que la tendencia del costo es lineal cuando se incrementa la complejidad de la red. Asimismo, la flexibilidad de los FPGAs en comparación con los diseños deterministas (ASICs), da como ventaja poder implementar distintos sistemas, a pesar de que las características difieran, pues la modularidad de la arquitectura concede la posibilidad de modificar la configuración de la NoC, pero sin modificar su estructura. Se propone una arquitectura modular, para la implementación de una NoC de enrutamiento de paquetes, en un FPGA, con la perspectiva de tener baja latencia, consumo mínimo de recursos de hardware y con ello dejar mayor espacio y tiempo para los sistemas a interconectar. La implementación en FPGA y la estructura modular, permitirá aplicar un sistema de intercomunicación entre elementos de procesamiento con bajo coste de configuración y por su carácter genérico, emplearse en diferentes familias de FPGAs.