Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12104/80006
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.advisor | Raygoza Panduro, Juan José | |
dc.contributor.advisor | Ortega Cisneros, Susana | |
dc.contributor.author | Hernández Hernández, Héctor | |
dc.date.accessioned | 2019-12-24T02:33:26Z | - |
dc.date.available | 2019-12-24T02:33:26Z | - |
dc.date.issued | 2016-07-07 | |
dc.identifier.uri | https://hdl.handle.net/20.500.12104/80006 | - |
dc.identifier.uri | https://wdg.biblio.udg.mx | |
dc.description.abstract | Con el paso del tiempo, los procesadores especıficos implementados en dispositivosreconfigurables han ido ganando presencia en diferentes aplicaciones y ejecucion dealgoritmos. Esto debido a que este tipo de diseños ofrecen una mayor flexibilidad ymenor tiempo de desarrollo. Ademas cada vez presentan menor consumo de potencia,menor tamaño y un mayor ahorro en los costos de diseño, fabricacion y pruebas. Conel tiempo se incrementa el aprovechamiento de las caracterısticas de los dispositivosreconfigurables, como es la reconfiguracion dinamica parcial que añade flexibilidad enhardware y puede llegar a mejorar el area del diseño y consumo de potencia dependiendola arquitectura definida.Con el avance en el rendimiento y complejidad de los diseños, es cada vez mascostoso y tardado realizar las pruebas necesarias. Esto ha llevado al surgimiento de unanueva categorıa de procesadores especıficos TP (procesador de pruebas) que facilitay automatiza este proceso. Combinando los conceptos mencionados, la tendencia esimplementar procesadores especıficos en dispositivos reconfigurables para encontrarun equilibrio entre rendimiento y flexibilidad en hardware, aprovechando las ventajasque estos dispositivos han demostrado no solo en la misma tarjeta sino en el mismocircuito integrado.En esta tesis se propone una arquitectura de un procesador especıfico de pruebas implementadoen FPGA apostando a la flexibilidad en hardware que la reconfiguraciondinamica añade. Se realiza el diseño del procesador pensando de manera modular laejecucion de instrucciones especıficas. Dichos modulos de ejecucion podran ser modificadosen tiempo real añadiendo flexibilidad tanto en el set de instrucciones como enla microarquitectura.Se busca cuidadosamente que cada modulo cumpla con las restricciones de diseñonecesarias para lograr su implementacion en bloques parciales de la FPGA. Los resultadosde simulaciones mostrados son post-implementacion. | |
dc.description.tableofcontents | 1 INTRODUCCION 1.1 Introduccion 1.1.1 Procesadores especıficos ASIPs 1.1.2 Dispositivos FPGAs 1.2 Justificacion 1.3 Hipotesis 1.4 Objetivos 1.4.1 Objetivo General 1.4.2 Objetivos Especıficos 1.5 Metodologıa 1.6 Contenido de la tesis 2 ARQUITECTURA DE PROCESADORES 2.1 Introduccion 2.2 Arquitectura del Set de instrucciones 2.2.1 Clasificacion de ISA 2.2.2 RISC 2.2.3 CISC 2.3 Microarquitectura 2.4 Paralelismo de instrucciones 2.4.1 VLIW 2.4.2 Superescalar 2.5 Paralelismo de datos 2.5.1 Procesadores Vectoriales 2.5.2 GPUs 2.6 Memorias 2.6.1 RAMs 2.6.2 SRAMs 2.6.3 DRAMs 2.6.4 Recursos de memoria en FPGAs (Xilinx) 3 RECONFIGURACION DINAMICA EN FPGAS 3.1 Introduccion 3.2 Reconfiguracion dinamica modular 3.3 Criterios de diseño 3.3.1 Regiones fısicas (pblocks) 3.4 Puerto ICAP 3.5 HW ICAP 3.6 Interfaz AXI 3.7 Partial Reconfiguration Controller (PRC) 3.7.1 Estados de operacion 3.7.2 Manejo de errores 3.8 Diseño de hardware a bloques 3.9 Microblaze 4 PROCESADORES DEDICADOS A PRUEBAS (TP) Y RECONFIGURABLES 4.1 Introduccion 4.2 Procesadores reconfigurables 5 PROPUESTA DE ARQUITECTURA 5.1 Introduccion 5.2 Set de instrucciones 5.2.1 Descripcion de instrucciones 5.3 Propuesta de microarquitectura 5.3.1 Memorias 5.3.2 Unidad de control 5.3.3 Comparador 5.3.4 Modulo timer 5.3.5 Generador de paquetes 5.3.6 Generador de patrones 5.4 Sıntesis e implementacion en FPGA 6 RESULTADOS Y CONCLUSIONES 6.1 Resultados y simulaciones 6.1.1 Simulacion por modulos 6.1.2 Implementacion ”Top module” del procesador 6.1.3 Utilizacion de recursos en FPGA 6.1.4 Instrucciones 6.1.5 Rendimiento 6.1.6 Bitstreams parciales 6.1.7 Consumo estimado de potencia 6.2 Conclusiones 6.3 Trabajo futuro A RECONFIGURACION DINAMICA EN VIVADO A.1 Introduccion B CARACTERISTICAS GENERALES DE LA TARJETA DE DESARROLLO ZC706 B.1 Introduccion B.2 Caracterısticas de la tarjeta B.3 Descripcion del dispositivo B.4 Fuentes de reloj B.5 Elementos de E/S del usuario B.6 Conectores FMC LPC y HPC C. CODIGOS EN VERILOG DEL PROCESADOR C.1 Top module C.2 Banco de registros (BR) C.3 Memoria de datos C.4 Demultiplexor 1 a 3 C.5 Unidad de control C.6 timer C.7 Generador de paquetes C.8 Generador de patrones Referencias | |
dc.format | application/PDF | |
dc.language.iso | spa | |
dc.publisher | Biblioteca Digital wdg.biblio | |
dc.publisher | Universidad de Guadalajara | |
dc.rights.uri | https://www.riudg.udg.mx/info/politicas.jsp | |
dc.title | Diseño e implementación de un procesador de instrucciones específicas dedicado a pruebas en FPGA | |
dc.type | Tesis de Maestria | |
dc.rights.holder | Universidad de Guadalajara | |
dc.rights.holder | Hernández Hernández, Héctor | |
dc.coverage | GUADALAJARA, JALISCO | |
dc.type.conacyt | masterThesis | - |
dc.degree.name | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | - |
dc.degree.department | CUCEI | - |
dc.degree.grantor | Universidad de Guadalajara | - |
dc.degree.creator | MAESTRO EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | - |
Aparece en las colecciones: | CUCEI |
Ficheros en este ítem:
Fichero | Tamaño | Formato | |
---|---|---|---|
MCUCEI10054.pdf Acceso Restringido | 1.58 MB | Adobe PDF | Visualizar/Abrir Request a copy |
Los ítems de RIUdeG están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.