Diseño de una Unidad Lógico-Aritmética para Aproximación de Funciones Polinómicas en Dispositivos Reconfigurables

Abstract

Los algoritmos matemáticos implementados en dispositivos reconfigurables representan un importante progreso en las unidades lógicas para lograr un análisis confiable en el procesamiento de datos. La representación de un sistema es una tarea importante para simplificar y mejorar el análisis de los datos, y es por ello que se han utilizado los métodos de interpolación para buscar funciones que describan el comportamiento de un conjunto finito de datos. Esto mismo se busca lograr en esta tesis, donde se presentan el diseño y la implementación de una unidad aritmética-lógica (ALU, pos sus siglas en inglés Arithmetic-Logic Unit), en la que se ha implementado una arquitectura secuencial de un módulo interpolador de Lagrange para seis puntos de interpolación. En aplicaciones de tiempo real, las pruebas y la validación son esenciales para asegurar una alta precisión en los resultados. Para lograr este objetivo se han desarrollado módulos embebidos específicos de prueba y validación; también se presenta el análisis de error de los coeficientes de los polinomios interpoladores resultantes, en donde se han considerado cuatro criterios de error para un alta precisión del módulo; además, se ha obtenido una implementación con bajos recursos de los módulos de prueba y validación; además de que se ha desarrollado e implementado un módulo de evaluación para evaluar los polinomios resultantes, y así poder calcular los errores locales y acumulados. Además, un ambiente de prueba híbrido ha sido implementado, tomando ventaja de las herramientas y métodos recién disponibles como: lenguaje de descripción de hardware (HDL, por sus siglas en inglés Hardware Description Languaje), Vivado, simulaciones comportamentales y de tiempo, entre otras. Se han implementado también dos partes de los resultados de prueba y validación: (1) a través de un testbench que introduce diferentes valores para obtener una mejor covertura; y (2) un módulo de prueba en hardware que provee flexibilidad en las señales de entrada y valida la calidad de los resultados en tiempo de aplicación, además de que simplifica la observancia del diseño bajo prueba (DUT, por sus siglas en inglés Design Under Test), debido a la falta de visibilidad de la señal en el diseño implementado. La principal aplicación para esta ALU ha sido usando señales electrocardiográficas (ECG, por sus siglas en inglés Electrocardiogram), proporcionando una representación de alta resolución y reconstrucción de la señal. De este modo, el ruido en alta frecuencia y errores en la medición han sido disminuidos significativamente. Además, es posible un análisis del ECG por ondas independientes y se requiere un menor almacenamiento en el vector de datos del ECG debido a la aplicación del método.