Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12104/79912Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.advisor | Becerra Alvarez, Edwin Christian | |
| dc.contributor.author | López Flores, Rosa | |
| dc.date.accessioned | 2019-12-06T18:28:02Z | - |
| dc.date.available | 2019-12-06T18:28:02Z | - |
| dc.date.issued | 2015 | |
| dc.identifier.uri | https://hdl.handle.net/20.500.12104/79912 | - |
| dc.identifier.uri | https://wdg.biblio.udg.mx | |
| dc.description.abstract | Durante el diseño de sistemas que requieren procesar señales analógicas, es necesario acondicionarlas adecuadamente antes de ser procesadas, por tal motivo se debe contar con circuitos de acondicionamiento. Por otro lado, el diseño de estos circuitos puede llegar a ser una tarea que consume tiempo considerable, sin embargo, gracias a los FPAAs (del inglés, Field Programma- ble Analog Arrays) dicha actividad se vuelve relativamente sencilla, ya que además de permitir acondicionar las señales, también pueden procesarlas, por lo tanto, es de gran interés el desarrollo de este tipo de dispositivos [3]. De forma general, podemos decir que un FPAA es un dispositivo compues- to por bloques analógicos flexibles, los cuales pueden ser reconfigurados para realizar diferentes funciones con la ayuda de una red de interconexión progra- mable [4]. A continuación se presenta un panorama general del diseño de un FPAA que en un futuro pueda fabricarse en tecnologías CMOS (del inglés, Semi- conductor Complementary Metal Oxide Semiconductor), donde se presentan los objetivos del presente trabajo, así como la forma en la que está organizada la tesis. | |
| dc.description.tableofcontents | Contenido Contenido Lista de Figuras Lista de Tablas 1 Introducción 1.1 Introducción 1.2 Objetivos .. 1.3 Organización de la Tesis 2 Circuitos Analógicos Reconfigurables 2.1 Introducción . . . . . . . . . . . . . . 2.1.1 2.1.2 2.1.3 2.1.4 2.1.4.1 2.1.5 Uso de Circuitos Programables en el Diseño de Cis Aplicaciones . . . . . . . . . . . Ventajas y Desventajas . . . . . Acondicionamiento de Señales Transductores y Sensores . Procesamiento de señales 2.2 Evolución de los FPAAs 2.2.1 Antecedentes . . 2.2.2 Dispositivos Comerciales 2.3 Arquitectura . . . . . . . . . . . 2.3.1 Estructura General .... 2.3.2 Clasificación de los FPAAs . 2.3.2.1 Modo de Operación . . . . 2.3.2.2 Modo de Voltaje o de Corriente i i V vi 1 1 2 3 5 5 6 6 7 8 9 9 11 11 15 19 19 20 20 23 Granularidad . . . Red de Interconexión Componentes Básicos Switches Analógicos 2.3.2.3 2.3.3 2.3.4 2.3.4.1 2.3.4.2 El Amplificador Operacional de Transconductancia . 2.4 Conclusiones . . . . . . . . . . 3 Análisis Matemático del FPAA 3.1 Introducción . . . . . . . . 3.2 Descripción del Dispositivo 3.3 OTA ............ . 3.3.1 Análisis Matemático 3.3.2 Modelo Resistivo 3.4 Switch CMOS . . . . . . 3.4.1 Análisis Matemático 3.4.2 Resistencia de Encendido 3.5 Inversor CMOS ...... . 3.5.1 Análisis Matemático 3.5.2 Modelo Resistivo 3.6 Conclusiones .... 4 Simulación Eléctrica 4.1 Introducción . . . . 4.1.1 Requerimientos 4.2 OTA 4.2.1 Dimensionamiento 4.2.2 Simulación Eléctrica 4.3 Switch Analógico ..... . 4.3.1 Resistencia de Encendido 4.3.2 Dimensionamiento . 4.3.3 Simulación Eléctrica 4.4 Inversor CMOS . . . . . . 4.4.1 Dimensionamiento 4.4.2 Simulación Eléctrica ii 24 26 28 29 32 37 39 39 40 41 42 45 49 49 51 52 52 55 56 59 59 59 61 61 61 64 64 67 68 69 70 71 4.5 Simulación Eléctrica del FPAA 4.6 Configuración de los CABs 4. 7 Estado del Arte 4.8 Conclusiones . 5 Conclusiones y Trabajo Futuro 5.1 Conclusiones . 5.2 Trabajo Futuro Apéndices Apéndice A Tecnología CMOS A. l Tecnología CMOS de 130 nm . Apéndice B Introducción a CADENCE B. l Introducción . . . . . . . . . . . B.2 Inicializar el Entorno de Diseño B. 3 Crear una Librería . . . . . . B.4 Creación de un Esquemático B.4.1 Agregar Componentes B.5 Crear un Símbolo ... B.6 Simulación del Circuito ... Apéndice C Configuración del FPAA C. l Matriz de Interconexión . . . . . . C.1.1 Entradas . . . . . . . . . . . C.1.2 Retroalimentación de Salidas C.1.3 Salidas .......... . C.2 Bloque Analógico Configurable . Referencias iii 71 74 80 81 83 83 84 85 87 88 93 93 93 94 94 94 96 96 101 . 101 . 101 . 103 . 105 . 106 107 | |
| dc.format | application/PDF | |
| dc.language.iso | spa | |
| dc.publisher | Biblioteca Digital wdg.biblio | |
| dc.publisher | Universidad de Guadalajara | |
| dc.rights.uri | https://wdg.biblio.udg.mx/politicasdepublicacion.php | |
| dc.title | FPAA para Sistemas de Procesamiento y Acondicionamiento de Señales Analógicas | |
| dc.type | Tesis de Maestria | |
| dc.rights.holder | Universidad de Guadalajara | |
| dc.rights.holder | López Flores, Rosa | |
| dc.type.conacyt | masterThesis | - |
| dc.degree.name | MAESTRIA EN CIENCIAS EN INGENIERÍA ELECTRÓNICA Y COMPUTACIÓN | - |
| dc.degree.department | CUCEI | - |
| dc.degree.grantor | Universidad de Guadalajara | - |
| dc.degree.creator | MAESTRA EN CIENCIAS EN INGENIERÍA ELECTRÓNICA Y COMPUTACIÓN | - |
| Aparece en las colecciones: | CUCEI | |
Ficheros en este ítem:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| MCUCEI01065FT.pdf | 1.77 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de RIUdeG están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.