Please use this identifier to cite or link to this item:
https://hdl.handle.net/20.500.12104/31658
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Beltrán Gallegos, Gerardo Alberto | |
dc.date.accessioned | 2015-09-09T17:55:25Z | - |
dc.date.available | 2015-09-09T17:55:25Z | - |
dc.date.submitted | 2007 | |
dc.identifier.uri | http://hdl.handle.net/20.500.12104/31658 | - |
dc.identifier.uri | http://wdg.biblio.udg.mx | |
dc.description.abstract | Este informe busca dar una visión del proceso de validación por el cual pasan los chipsets y otros productos de Intel como los microprocesadores antes de salir al mercado, centrándose más que nada en el proceso de validación en el área de compatibilidad el cual se puede considerar que es el más crítico porque prácticamente es la última puerta para definir si cualquiera de estos productos salen al mercado o regresan con los arquitectos para ser rediseñados o corregidos en alguna de sus funciones en la cual no esté funcionando correctamente. Bien como su nombre lo dice el área de “compatibilidad” está a cargo de validar los productos de Intel funcionando conjuntamente con todos aquellos productos comerciales de “Hardware” (HW)i y “Software” (SW) iide uso común que se encuentran en el mercado de las computadoras indiferentemente la marca y el modelo de cada uno de estos productos; esto conlleva la validación de una gran cantidad de sistemas operativos y “benchmarks” 1que son pruebas de software enfocadas a comparar el rendimiento con productos similares; todas funcionan conjuntamente con distintos dispositivos de HW, y utilizando casos de pruebas que tienen como objetivo estresar todos los distintos trayectos del chipset integrado en una plataforma de pruebas diseñada por la compañía para cumplir con este objetivo. Indudablemente este proceso es muy amplio y las distintas etapas de validación están divididas en varias áreas desde que el dispositivo es diseñado hasta la parte en que este es creado de manera física en silicio, validado en su funcionalidad y a final de cuentas puesto en el mercado, o en caso contrario este es regresado con los diseñadores. | |
dc.description.tableofcontents | Introducción. 1. Ciclo de vida de un proyecto. 1.1. Definición del Producto. 1.1.1. Grupo para evaluación de la plataforma. 1.1.2. Características Generales del Producto (CGP). 1.2. Desarrollo del Producto. 1.2.1. Plan para el Diseño del Producto (PDP). 1.3. Diseño del Chipset. 1.3.1. Establecimiento del Ámbito del Proyecto. 1.3.2. Definición de Etapas Prioritarias. 1.3.3. Desarrollo de la Especificación del componente (c-spec). 1.3.4. Desarrollo del documento de especificación de la arquitectura (a-spec). 1.3.5. Definición del documento de especificación de la Micro arquitectura (MAS). 1.3.6. Modelado RTL. 1.3.7. Validación Pre-Silicio. 1.3.8. Diseño especial del circuito. 1.3.9. Diseño para pruebas, Validación, y Manufactura. 1.3.10 Verificación de Rendimiento. 1.3.11 Síntesis del Layout. 1.3.12 Desarrollo del empaquetado. 1.4 Foros para la ejecución del Diseño. 1.5 Tape Out y Fabricación. 1.6 Validación Post-Silicio. 1.6.1 Validación del Sistema (SV). 1.6.2 Validación Eléctrica (EV). 1.6.3 Validación del Diseño (DV). 1.6.4 Validación de Compatibilidad (CV). 1.6.5 Ingeniería del Producto. 1.7 Entrega del Producto (Launch). 1.8 Manufactura. 2. Chipset Mk05. 2.1. Visión General de un Chipset. 2.2. MCH Mk05. 2.2.1. Interfase del Procesador. 2.2.2. Interfase de la memoria del Sistema. 2.2.3. Interfase Gráfica PCI Express. 2.2.4. Interfase DMI. 2.2.5. Administración de Energía. 2.3. ICH7. 2.3.1. Interfases PCI Express. 2.3.2. Controlador Serial ATA (SATA). 2.3.3. AHCI (Únicamente en Intel ICH7R, ICH7DH). 2.3.4. Intel tecnología de almacenamiento en matriz. 2.3.5. Interfase PCI. 2.3.6. Interfase IDE. 2.3.7. Interfase Low Pin Count (LPC). 2.3.8. Interfase Serial de Periféricos (SPI). 2.3.9. Controlador de Bus Universal Serial (USB). 2.3.10. Controlador LAN. 2.3.11. Controlador de Administración de formato. Estándar de Alerta (ASF). 2.3.12. RTC. 2.3.13. GPIO. 2.3.14. Administración de Energía (Power Management). 2.3.15. Intel tecnología de administración activa (Intel AMT). 2.3.16. Habilidad de administrar. 2.3.17. Bus para administración del sistema (SMBus 2.0). 2.3.18. Controlador de audio de alta definición. 2.3.19. Controlador AC ’97 2.3. 2.4. Antecedentes. 3. Etapas de Validación de Compatibilidad del Mk05. 3.1. Plan de Prueba Mk05. 3.1.1. Objetivos. 3.1.2. Requerimientos. 3.1.3. Plan de Cobertura. 3.1.3.1. Cobertura sobre características del Chipset (MCH Mk05). 3.1.3.2. Características de los Procesadores. 3.1.3.3. Pruebas al Sistema. 3.1.3.4. Periféricos. 3.1.3.5. Sistemas Operativos. 3.1.3.6. Pruebas de Software. 3.2. Entidades en el grupo de Validación de Compatibilidad. 3.2.1. Planeación. 3.2.2. Grupo de Desarrollo de Pruebas. 3.2.3. Grupo de Validación. 3.2.4. Plataformas. 3.2.5. Depuración. 3.3. Fases de Validación de Compatibilidad (CV) en el Mk05. 3.3.1. Etapa de Encendido en la plataforma. 3.3.2. Salida a las primeras muestras de Silicio. 3.3.3. Implementación Total. 3.3.4. Prueba del Diseño. 3.3.5. Diseño validado. 4. Conclusiones y Resultados. 4.1. Análisis de parte del grupo de Validación. 4.2. Análisis del grupo de Depuración. 4.3. Sanidad del chipset Mk05. 4.4. Conclusiones personales. Glosario. Bibliografía. | |
dc.format | application/PDF | |
dc.language.iso | spa | |
dc.publisher | Universidad de Guadalajara | |
dc.publisher | Biblioteca Digital wdg.biblio | |
dc.rights.uri | http://wdg.biblio.udg.mx/politicasdepublicacion.php | |
dc.title | Validación en el área de compatibilidad chipset mk05. | |
dc.type | Tesis de Licenciatura | |
dc.rights.holder | Universidad de Guadalajara | |
dc.rights.holder | Beltrán Gallegos, Gerardo Alberto | |
dc.type.conacyt | bachelorThesis | - |
dc.degree.name | Licenciatura en Ingeniería en Computación | - |
dc.degree.department | CUCEI | - |
dc.degree.grantor | Universidad de Guadalajara | - |
dc.degree.creator | Licenciado en Ingeniería en Computación | - |
Appears in Collections: | CUCEI |
Files in This Item:
File | Size | Format | |
---|---|---|---|
LCUCEI06204.pdf Restricted Access | 304.53 kB | Adobe PDF | View/Open Request a copy |
Items in RIUdeG are protected by copyright, with all rights reserved, unless otherwise indicated.