1. RIUdeG

Buscar por Materia FPGA

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
O introducir las primeras letras:  
Mostrando resultados 1 a 6 de 6
TítuloAutor(es)Programa educativoCentro UniversitarioISSNPrograma educativoCentro UniversitarioTipo
Implementación de un circuito custom DSP en FPGAs para cálculo del determinante 3x3, y matriz inversa de matrices ortogonales 3x3 - Implementation of an orthogonal custom DSP FPGA circuit for calculating the determinant 3x3 and 3x3 matrix inverse------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Implementación en hardware de un sumador de punto flotante basado en el estándar IEEE 754-2008------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Implementación en hardware de un SVPWM en un Soft-Core Nios II. Parte I------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Implementación en hardware del estándar de encriptación avanzado (aes), en una plataforma fpga, empleando el microcontrolador picoblaze™------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Reconocimiento de micro partículas de polen con algoritmos de procesamiento de imágenes implementados en dispositivos reconfigurables - Recognition of pollen micro particles with image processing algorithms implemented in reconfigurable devices------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Tutorial para el modelado de un bloque acelerador de video utilizando system generator------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Mostrando resultados 1 a 6 de 6